u32     tmp, old, val;
 
        /* workaround:  setup irqs through both register sets */
-       tmp = (musb->wEndMask & DAVINCI_USB_TX_ENDPTS_MASK)
+       tmp = (musb->epmask & DAVINCI_USB_TX_ENDPTS_MASK)
                        << DAVINCI_USB_TXINT_SHIFT;
        musb_writel(musb->ctrl_base, DAVINCI_USB_INT_MASK_SET_REG, tmp);
        old = tmp;
-       tmp = (musb->wEndMask & (0xfffe & DAVINCI_USB_RX_ENDPTS_MASK))
+       tmp = (musb->epmask & (0xfffe & DAVINCI_USB_RX_ENDPTS_MASK))
                        << DAVINCI_USB_RXINT_SHIFT;
        musb_writel(musb->ctrl_base, DAVINCI_USB_INT_MASK_SET_REG, tmp);
        tmp |= old;
 
                        // REVISIT HNP; just force disconnect
                }
                musb->delay_port_power_off = FALSE;
-               musb_writew(mbase, MUSB_INTRTXE, musb->wEndMask);
-               musb_writew(mbase, MUSB_INTRRXE, musb->wEndMask & 0xfffe);
+               musb_writew(mbase, MUSB_INTRTXE, musb->epmask);
+               musb_writew(mbase, MUSB_INTRRXE, musb->epmask & 0xfffe);
                musb_writeb(mbase, MUSB_INTRUSBE, 0xf7);
 #endif
                musb->port1_status &= ~(USB_PORT_STAT_LOW_SPEED
                wFrame = musb_readw(mbase, MUSB_FRAME);
                ep = musb->endpoints;
                for (epnum = 1; (epnum < musb->nr_endpoints)
-                                       && (musb->wEndMask >= (1 << epnum));
+                                       && (musb->epmask >= (1 << epnum));
                                epnum++, ep++) {
                        // FIXME handle framecounter wraps (12 bits)
                        // eliminate duplicated StartUrb logic
        DBG(2, "<== devctl %02x\n", devctl);
 
        /*  Set INT enable registers, enable interrupts */
-       musb_writew(regs, MUSB_INTRTXE, musb->wEndMask);
-       musb_writew(regs, MUSB_INTRRXE, musb->wEndMask & 0xfffe);
+       musb_writew(regs, MUSB_INTRTXE, musb->epmask);
+       musb_writew(regs, MUSB_INTRRXE, musb->epmask & 0xfffe);
        musb_writeb(regs, MUSB_INTRUSBE, 0xf7);
 
        musb_writeb(regs, MUSB_TESTMODE, 0);
        /* NOTE rx and tx endpoint irqs aren't managed separately,
         * which happens to be ok
         */
-       musb->wEndMask |= (1 << hw_ep->epnum);
+       musb->epmask |= (1 << hw_ep->epnum);
 
        return offset + (maxpacket << ((c_size & MUSB_FIFOSZ_DPB) ? 1 : 0));
 }
                        break;
                }
                musb->nr_endpoints++;
-               musb->wEndMask |= (1 << epnum);
+               musb->epmask |= (1 << epnum);
 
                hw_ep->max_packet_sz_tx = 1 << (reg & 0x0f);
 
 
        /* discover endpoint configuration */
        musb->nr_endpoints = 1;
-       musb->wEndMask = 1;
+       musb->epmask = 1;
 
        if (reg & MUSB_CONFIGDATA_DYNFIFO) {
                if (can_dynfifo())