]> pilppa.com Git - linux-2.6-omap-h63xx.git/commitdiff
[MIPS] IP22: Fix crashes due to wrong L1_CACHE_BYTES
authorThomas Bogendoerfer <tsbogend@alpha.franken.de>
Fri, 27 Jun 2008 21:52:26 +0000 (23:52 +0200)
committerRalf Baechle <ralf@linux-mips.org>
Thu, 3 Jul 2008 18:14:27 +0000 (19:14 +0100)
The introduction of a real dma cache invalidate makes it important
to have a correct cache line size, otherwise the kernel will gives
out two memory segment, which might share one cache line. The R4400
Indy/Indigo2 CPU modules are using a second level cache line size
of 128 bytes, so MIPS_L1_CACHE_SHIFT needs to be bumped up to 7 for
IP22.

Signed-off-by: Thomas Bogendoerfer <tsbogend@alpha.franken.de>
Signed-off-by: Ralf Baechle <ralf@linux-mips.org>
arch/mips/Kconfig

index e5a7c5d96364f73f5cf700a9ac70d9ee67d3bda8..24c5dee9176872d5358eb228a6228071fe28da25 100644 (file)
@@ -1006,7 +1006,7 @@ config BOOT_ELF32
 config MIPS_L1_CACHE_SHIFT
        int
        default "4" if MACH_DECSTATION
-       default "7" if SGI_IP27 || SGI_IP28 || SNI_RM
+       default "7" if SGI_IP22 || SGI_IP27 || SGI_IP28 || SNI_RM
        default "4" if PMC_MSP4200_EVAL
        default "5"