]> pilppa.com Git - linux-2.6-omap-h63xx.git/commit
[ARM] Feroceon: speed up flushing of the entire cache
authorNicolas Pitre <nico@cam.org>
Thu, 24 Apr 2008 00:04:54 +0000 (02:04 +0200)
committerLennert Buytenhek <buytenh@marvell.com>
Sun, 22 Jun 2008 20:44:58 +0000 (22:44 +0200)
commit6c386e58aadb90fb5d8b5be979e02d74f8be52fe
tree89ddc09277ad4191aa5bfd12db20302544ec2294
parent79e90dd5aa95adfdc3117db8a559da3d0195ba58
[ARM] Feroceon: speed up flushing of the entire cache

Flushing the L1 D cache with a test/clean/invalidate loop is very
easy in software, but it is not the quickest way of doing it, as
there is a lot of overhead involved in re-scanning the cache from
the beginning every time we hit a dirty line.

This patch makes proc-feroceon.S use "clean+invalidate by set/way"
loops according to possible cache configuration of Feroceon CPUs
(either direct-mapped or 4-way set associative).

Signed-off-by: Nicolas Pitre <nico@marvell.com>
Signed-off-by: Lennert Buytenhek <buytenh@marvell.com>
arch/arm/mm/proc-feroceon.S